使用 verilator 进行测试生成测试案例编译测试文件，之后会生成 coe 文件、mif 文件。而且，mif 文件也可以由 vivado 生成，更具体地： mif 文件是根据 coe 文件生成的。 coe 文件只会在生成 rom 模块时起作用，其作用就是根据文件内容生成相应的 mif 文件，而 rom 真正使用的是 mif 文件。 直接编辑 .mif 文件的方式不可取，因为在重新生成其他模块

difftest之前做 ysyx 中的处理器设计的时候，使用了 基于 nemu 的 difftest。那个 difftest 的原理是： nemu 被编译成一个库，暴露出了一些接口供 CPU 调用； 仿真程序将 img 装到各自的内存； 当 CPU 执行一步的时候，REF CPU 也执行一步； 接着对比两者的所有的 寄存器包括 PC； 如果寄存器不同，那么就发出报告信息，程序员可以进行 debu

环境参考 chiplab 配置好环境之后，基于 loongsonEdu 的开源项目 cdp_ede_local，进行前期的增量开发，同时也参考 CPU 设计实战。后期可以顺利移植到 chiplab 中进行验证。 minicpu_env这个实验要求阅读代码，熟悉流程，并补充代码且进行 debug（代码有的地方有问题）。初次在 vivado 上仿真之后，感觉难以调试（时间漫长），于是我在本地搭建了基于

总结这十三篇博客是学习 循序渐进，学习开发一个RISC-V上的操作系统 - 汪辰 - 2021春 的笔记，今日终于完结了。 学完之后，收获很大，如果要是做过 riscv CPU 设计那效果更佳。 如果不考虑性能（需要精巧的数据结构和算法），OS 的核心就是模式转换。soc 提供了各种设备，启动的时候，得初始化这些设备，之后就能利用这些设备了，比如 CLINT、PLIC、UART 等。 ISA 也提

前言我们希望，用户程序仅仅运行在 U 模式，而 OS 代码统统运行在高权限模式下。这样，比如 tasks 的行为将会受到限制，比如它不能随意的修改 csr 寄存器，甚至修改 PLIC、CLINT、UART 寄存器以危害整个系统。 因此，某些可能会威胁到 OS 稳定运行的操作应该运行在高权限模式下，比如 S、M 模式。而 tasks 想要执行某些高权限操作，只能通过系统调用的方式来进行。 系统模式：

软件定时器软件定时器和系统实现 _tick 基本没有什么差别。 硬件定时器：芯片本身提供的定时器，一般由外部晶振提供，提供寄存器设置超时时间，并采用外部中断方式通知 CPU，参考 第 12 章介绍。优点是精度高，但定时器个数受硬件芯片的设计限制。 软件定时器：操作系统中基于硬件定时器提供的功能，采用软件方式实现。扩展了硬件定时器的限制，可以提供数目更多（几乎不受限制）的定时器；缺点是精度较低，必须

前言在前面，我们已经实现了抢占式任务，但是依然有很多的问题。 如果，两个任务不相关，也就是说没有数据上面的交互，那么是没有问题的。但是一旦涉及到访问共享资源，比如终端，就会出现问题： 1234567891011121314151617Task 0: Running...Task 0timer interruption!tick: 288Task 1: Running...Task 1: Runni

前言关于任务如何切换，可以分为三种： 抢占式：任务自己不能决定是否让出，由外部原因引起； 协作式：任务自己放弃 CPU； 兼容协作式：抢占式任务的同时，自己还可以自愿放弃。 关于协作式，前面已经提到了。task0 通过 yield 来放弃当前 CPU。 与定时器配合抢占式可以基于时钟中断来实现，通过不断地产生时钟中断来做到任务切换。 思路大致为，当时钟中断到达的时候，进入到 trap_vect

CLINTRISC-V 规范规定，CLINT 的寄存器编址采用内存映射（memory map）方式。具体寄存器编址采用 base + offset 的格式，且 base 由各个特定 platform 自己定义。针对QEMU-virt，其 CLINT 的设计参考了 SFIVE，base 为 0x2000000。 相关寄存器mtime系统全局唯一，在 RV32 和 RV64 上都是 64-bit。系统

RISC-V 中断（Interrupt）的分类一共有三种中断： 本地软件中断； 本地时钟中断； 外部中断； 中断的控制很复杂，具有多个级别的开关，以确保系统能够灵活、高效地处理各种中断： 1. 设备级别： 这是中断控制的最底层。每个外围设备（例如，UART、SPI、GPIO）都有自己的中断使能位。 通过设置这些位，可以控制设备是否能够产生中断请求。 如果设备级别的中断被禁用，即使设备产生了中